目前的电子产品市场竞争非常激烈,厂商都希望能在最短时间内将新产品推出市场,以致系统的设计周期越缩越短。在这个发展过程中,现场可程序门阵列(FPGA)及特殊应用集成电路(ASIC)的重要性越来越受到重视,因为新系统的多数重要功能需藉由此电路执行。对于使用FPGA芯片的系统而言,电源管理是特别需要慎重考虑的关键之一。为了提供FPGA芯片稳定的电源,全面审视系统的整体电源需求是必要的。同样的方式也适用于ASIC芯片。
由于系统的起始条件较为复杂,例如瞬时行为、开机、关机规格需求及其他因素,因此电源供应系统相对更加重要。依一般芯片的应用要求,电源必须绕过芯片,因此处理旁路或去耦时需要特别小心。(图一)所示的是能够满足FPGA芯片电源需求的典型电源管理系统。一般而言,FPGA芯片至少需要两组电压。一组是“核心”提供电源的电压(1.0~2.5伏特为其典型值),而另一个是输入/输出提升电源的电压(3.3伏特为其典型值)。也有许多FPGA芯片需要第三个低噪声、低涟波的电压,以便做为辅助电路电源。FPGA芯片所需的典型电压是2.5伏特或3.3伏特,但不同系列的FPGA芯片则有不同的电压需求。
这些电压所需之电源并非固定的,电流大小取决于应用条件,例如FPGA芯片的速度及使用率等。作业电流可以低至100mA,也可高至20A。以这些系统来说,输入电压通常比FPGA芯片所须的任何电压都要高,因此需降压并稳压。(图二)所示的是适用FPGA芯片最常采用的三款降压稳压器,分别是同步降压稳压器、异步降压稳压器及线性稳压器。为系统选用稳压器时,必须详细考虑系统的规格要求及稳压器的操作情况,以便互相配合。若要确保系统设计顺利,也需要一并考虑以下的问题。
输入电压(VIN)
FPGA芯片的电源是由银盒、基架或中间供电干线提供。输入电压一般介于3~15伏特之间,部分工业应用系统的输入电压甚至会高达30伏特。输入电压可能不会为某一零件供电,因为稳压器的输入电压接脚(VIN)已设定最高的额定值以供应IC电源。
输出电压(VOUT)及输出电流(IOUT)
稳压器的主要作用是稳定电压,换言之,无论输入电压及负载电流如何波动,稳压器都可将输出电压稳定在一定的标准上。正如先前所说,作业电流可以在低至100mA与高至20A之间的范围内波动。输入电压、输出电压及输出电流等数值一经确定后,便可知道应该选用什么类型的稳压器。以下是可供工程师参考的一些实作经验:
- ●假如功耗不超过 1W,应采用线性稳压器;
- ●假如输入/输出电压比小于2:1,而输出电流不超过3A,应采用异步降压稳压器;
- ●假如输入/输出电压比大于2:1,而输出电流又超过5A,应采用同步降压稳压器。
稳压器将参考电压与出现在回授接脚上的极小部分输出电压加以比较,然后根据回授的电压稳定输出电压。参考电压通常设定输出电压不能低于一定的标准。
有些控制器会有最小On-time的需求。由于On-time,稳压器无法调低过高的输入电压。控制器的最小On-time也限制了输出电压设定,限定某一频率下的输出电压的最低值。例如,On-time若超过其最低值,输出电压便会超越所需求的值。
降低开关频率有助提升降压比。
开关稳压器的操作频率
操作频率的高低对多个重要的参数有决定性影响,受影响的参数包括电感和电容器的大小、效率、涟波电压以至可用方案的大小。采用较高的操作频率,系统设计工程师便可选用较小型的电感以及较少的输出电容,以降低涟波电压。较高操作频率的另一优点是工程师可以设计高带宽的系统。此外,系统设计工程师也可能需要为设计作出特别的安排,让系统可以利用某一频带范围之外的频率作业,以免受假讯号干扰。采用可调节频率的降压稳压器有助提高系统设计的灵活性。
效率
效率是输入功率与输出功率之间的百分比,效率的高低可以视为一个指针,藉以显示功耗的大小。但系统设计工程师经常并不太了解效率的真正意义。若电池能无限量地提供输入电流或是可以不考虑电池寿命的长短,此时效率已非唯一的决定性因素,而功耗会是最值得关注的因素。系统消耗的热能会令系统组件受热,而温度的上升幅度与功耗的大小有直接的关系。受影响的组件包括集成电路、金属氧化半导体场效应晶体管(MOSFET)、电容器以及电感器。某一面积范围究竟会消耗多少功率?这一点也很重要。一般来说,1W的功率若透过一平方吋的铜质表面消耗掉,加上在没有气流的影响下,温度会因受热而上升40℃。
例如,假设:
这样的功耗若透过一平方英吋的铜质面积消耗掉,会使温度上升100℃。
以下是另一可供参考的例子:
若与前一例子中的90%效率比较,这个效率数字看来不大理想。但以这个例子来说,一平方吋面积所消耗的功耗只有0.53W,温度只上升20℃,相比之下,前一例子的温度则上升了100℃。
以上例子证明功耗比效率更为重要。系统设计工程师若明白这个道理,便可为所设计的系统选择最理想的效率,以及降低系统的整体成本。
体积
系统设计所规定的芯片面积或高度如果缩小,不但会增加系统的成本,而且效率也会受到影响。例如,小型电感器的有效串联电阻(ESR)通常都比大型电感器高,而且体积小巧的电感器或小型电解电容器一般都较为昂贵。采用多层式电路板虽然可以缩小体积,但会增加成本。
正如上文所述,部分系统设计工程师可能会刻意提高操作频率,以便缩小组件体积,但提高操作频率会增加功率损耗。如果没有必要而勉强缩小电路板,不但会增加成本,而且必须将功率损耗降低至不必要的低水平。

《图一 能满足现场可程序门阵列(FPGA)及特殊应用集成电路(ASIC)供电需要的典型电源管理系统》 |
|
系统成本
为FPGA芯片提供最具成本效益的电源一直是系统设计工程师的努力方向,但将电源成本尽量降低并不表示要采用最廉价的稳压器。例如,由于内建场效应晶体管的稳压器较为昂贵,因此系统设计工程师常常不加思索便拒绝采用这类稳压器,但在某些应用情况下,这类稳压器比设有外置式MOSFET的稳压器更具成本效益。
此外,设有外置式场效应晶体管的稳压器更易受到来自电路板的噪声影响。设计简单而又内建MOSFET的高整合度开关稳压器便不易受噪声的影响,解决了大部分因为灵敏度过高而产生的噪声问题。此外,也应放弃采用双信道降压转换器以取代两个单信道开关转换器。不采用多个输入电容器,可以节省许多成本,而且由于按照设计该两个相位可以异相作业,因此输入电容器的均方根 (RMS) 涟波电流可以大幅降低。采用双相位控制器可以避免拍频频率的出现,若采用多个异步开关稳压器,而它们都以稍微不同的频率作业,那就必定会产生拍频频率。需注意的是,真正的成本是系统物料列表上所开列的成本,并不是只计算个别组件的成本。采用FPGA的系统除了要符合这些规定之外,可能还要符合下列的某些特别要求:
瞬时反应
FPGA芯片的核心电压会导致电流出现极高的变动率。为此,控制器必须一方面提供较大的步级负载电流,而另一方面又必须将输出电压所承受的干扰减至最低。控制器因应这些负载作出反应的能力也因此称为瞬时反应。瞬时反应、输出电容及其有效串联电阻一旦确定后,会将操作带宽限定在某一范围之内。
时序及追踪
系统启动时,可能要先启动某一电源供应,然后才陆续启动其他的电源供应。若不按照规定的次序启动电源供应,电源供应便会“锁定”起来,而FPGA芯片可能会因此而受损或无法执行正常功能。部分FPGA芯片必须在输入/输出及核心电压之间设有时序及/或追踪功能。(图三)为多种不同的时序及追踪系统设计方案。若稳压器已有供电正常(power good)、启动(enable)、软启动及追踪等功能,便可轻易添加时序及追踪功能,或者以后可以随时添加这两个功能,使设计更具灵活性。若没有这两个功能,便需外加电路以确保可以按照正确次序启动电源供应。
有关启动的要求
若要为FPGA芯片设定电压上升率,可以利用缓启动电容器加以设定。此外,启动时的上升电压一般都必须是单调的,而不是下降的。若电源供应的输出电容较小,启动时的电压会受其影响而下跌。容量够大的电容器可以储存足够的电荷,以便为FPGA芯片提供启动负载瞬时电压。
同步作业
同步作业功能的作用是确保两个或以上的稳压器可以一同锁定在某一频率,以免出现拍频频率。没有这个同步作业功能的系统都会出现拍频的现象。
结语
由于不同的系统有不同的要求,加上FPGA芯片或ASIC各有程度不同的复杂设计,而且使用率也不尽相同,因此电源供应器的配置必须因应不同的要求而作出不同的安排。除了输入电压、输出电压及输出电流之外,也需要考虑其他的特别要求如时序、追踪及启动等条件。此外,设计系统时也需要顾及功耗、体积及成本对系统的影响。(作者为NS美国国家半导体应用技术工程师)
|
 |
由于大型IC通常是今日系统中最重要昂贵的组件,因此利用电源顺序组件 (power supply sequencer) 来严格控制电源转换特性就成为常见做法。相关介绍请见「电源顺序和追踪解决方案的设计与选择」一文。 |
 |
为了控制和降低电子产品的功率耗损,寻找延长电池寿命的方法成为首要任务。最近的趋势和法规均要求电子产品包括AC adapter等,必须满足或超出未来特定的“主动”和“无负载”模式要求。因此业界需作出配合,使符合标准设计的性能得以保持甚至提升。你可在「AC adapter电源转换器应用概述」一文中得到进一步的介绍。 |
 |
各种应用设备的电源管理需求差异极大,但藉由将应用分类为可携式或使用外接电源,就有可能更了解市场的发展趋势、采用最适当的用料和方案来快速设计。在「电源管理的应用趋势」一文为你做了相关的评析。 |
|
|
 |