隨著設備供應商希望以更低的採購與運作成本推出各種新型通訊技術方案，讓各種高速介面的重要性日益提升，進而使序列產生器與序裂解碼器（serializer/deserializer；SerDes）子電路成為測試作業中最關鍵的巨集單元（macrocell），另一個客戶所面臨嚴苛的挑戰之一，便是將SerDes整合至各種新型特殊應用積體電路（ASIC）設計方案中，這可歸因為許多供應商在將巨集單元置入設計之前並未進行完整的測試。對於ASIC客戶來說，降低成本的第一步，就是要求IC供應商重視訊號真實性、取得已預先經過測試的關鍵性IP，以及於巨集單元中提供各種測試的功能。

由於通訊產業歷經大幅且長期的經濟不景氣，促使業者將經營焦點由追求尖端技術轉移至建立網路使用容量，透過大幅縮減的成本，以提供高競爭力的方案，並支援各種新型服務。為供應高競爭力的元件，廠商須運用各種通訊智慧財產專利（intellectual property；IP）與改進訊號的真實性。另外因為更高的資料傳輸率需要各種SerDes介面進行傳輸，SerDes巨集單元的整合，便成為現今的IC中最重要的IP區塊之一。將各種SerDes功能整合入更大型的系統層級IC中，可較獨立型SerDes元件更能降低系統成本，並降低耗電量與改善訊號真實性。

整合SerDes之重要性
...
...