市場上各種新推出連結標準，將全面改變運算與通訊的面貌，但在今天卻形成各種技術與選擇方案充斥的混亂局勢。運用建置在FPGA技術中的現成IP核心，設計業者可迅速開發出能支援現有與新型匯流排介面的新產品。

隨著設計業者追求更高效能與通訊頻寬之際，包括像PCI與VME在內的的各種現有平行匯流排機制已逐漸淘汰，緊追在後的各種新型I/O與通訊標準，不久將對系統架構產生顯著的影響力，採用這些新通訊架構的產品也即將問市，如何支援這些標準是設計業者所面臨的難題，甚至有些標準在被採納之後還持續演變著，或者雖已擬定完成但在功能上出現重複情形。

此外，工程師須遵循時間與成本的限制，讓設計方案能在低廉的成本與最小的風險下迅速推入市場，卻又因為各種裝置互連標準不明確而難以達成目標。所以，如何預期出正確的標準，或是當產品上市時若標準發生變化，應如何將損失降至最低，是企業應該思考的問題。
...
...