 |
xPU能效進化論 每瓦特算力成為AI時代新價值 (2025.05.07)
半導體產業必須重新定義「效能」：不再僅以每秒浮點運算次數（FLOPS）比較，而以每瓦特浮點運算（FLOPS/W）為核心指標。本文將從製程微縮、先進封裝、架構革新三個維度，深入剖析xPU的節能技術路線 |
 |
2奈米製程競爭 台積電穩步向前或芒刺在背? (2025.03.03)
在半導體製程技術的競賽中，2奈米製程成為各大廠商爭奪的下一個重要里程碑。台積電（TSMC）正在積極研發2奈米製程，於2024年開始試產，並計畫於2025年實現量產。台積電將在2奈米節點引入GAA（環繞柵極）奈米片晶體管技術，這是從傳統的FinFET轉向新一代晶體管架構的重大轉變 |
|
半導體業界持續革命性創新 有助於實現兆級電晶體時代微縮需求 (2024.12.09)
隨著人工智慧（AI）應用迅速崛起，從生成式AI到自動駕駛和邊緣運算，對半導體晶片的需求也隨之激增。這些應用要求更高效能、更低功耗以及更高的設計靈活性。尤其在2030年實現單晶片容納1兆個電晶體的目標下，半導體產業面臨著重大挑戰：電晶體和晶片內互連的持續微縮、材料創新以突破傳統設計的限制，以及先進封裝技術的提升 |
|
英特爾晶圓代工達新里程 2025年生產次世代伺服器與PC晶片 (2024.08.07)
英特爾宣布基於Intel 18A製程的AI PC客戶端處理器Panther Lake和伺服器處理器Clearwater Forest已經完成製造並成功通電、啟動作業系統。英特爾在流片後兩個季度內達成這項里程碑，兩款產品將按計劃於2025年開始量產 |
|
英特爾下世代電晶體微縮技術突破 鎖定應用於未來製程節點 (2023.12.12)
英特爾公開多項技術突破，為公司未來的製程藍圖保留了創新發展，凸顯摩爾定律的延續和進化。在今年 IEEE 國際電子元件會議（IEDM）上，英特爾研究人員展示了結合晶片背部供電和直接背部接觸的3D堆疊 CMOS（互補金屬氧化物半導體）電晶體的最新進展 |
|
英特爾打造新一代玻璃基板 提升資料中心和AI所需要求 (2023.09.19)
英特爾推出業界首款用於下一代先進封裝的玻璃基板，計劃在2026至2030年量產。這一突破性成就將使單一封裝納入更多的電晶體，並繼續推進摩爾定律，促成以數據為中心的應用 |
|
英特爾首推背部供電方案 實現90％單元利用率 (2023.06.06)
英特爾是首家在類產品的測試晶片上實作背部供電的公司，達成推動世界進入下個運算時代所需的效能。英特爾領先業界的晶片背部供電解決方案－PowerVia，將於2024上半年在Intel 20A製程節點推出 |
|
英特爾：晶片製造需滿足世界對於運算的需求 (2022.08.23)
英特爾在Hot Chips 34當中，強調實現2.5D和3D晶片塊（tile）設計所需的最新架構和封裝創新，將引領晶片製造的新時代，並在未來數年內推動摩爾定律的發展。英特爾執行長Pat Gelsinger（基辛格）向全球分享持續不斷追求更強大運算能力的歷程 |
|
英特爾加速製程與封裝創新 驅動領導力產品路線 (2021.07.28)
英特爾首次詳盡揭露其製程與封裝技術的最新路線規劃，並宣布一系列基礎創新，為2025年及其之後的產品注入動力。除了首次發表全新電晶體架構RibbonFET外，尚有稱作PowerVia之業界首款背部供電的方案 |
|
Mentor EDA進一步支援三星Foundry 5/4奈米製程技術 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自訂和類比/混合訊號（AMS）電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品，為其先進的IC設計tapeouts進行驗證和sign-off |
|
威盛推出最新整合方案VIA Magic Box (2012.09.19)
威盛電子日前宣布推出VIA Magic Box，該產品是為數位電子看板所特別設計的一個結合硬體和軟體的解決方案。 VIA Magic Box整合了威盛的x86硬體平台及方便操作的VIA Magic View內容管理軟體，是符合不同使用者需求的高效能數位電子看板解決方案 |
